3.2压缩编码模块
压缩编码模块包括两部分：模拟视频信号采集和MPEG-4压缩模块。视频输入解码芯片采用TI公司的TVP5150，压缩编码芯片采用映佳公司的MPG440。TVP5105支持NTSC/PAL/SECAM等3种制式，实现模拟视频信号转换为数字并行信号ITU-RBT.601或ITU-RBT.656码流格式，正常工作时的功耗仅为115mW。MPG440具有采用符合工业标准的16b/32b的双向主机接口，用来与视频解码芯片和主控制器进行通信，而且支持VGA、QVGA、CIF、QCI、D1五种分辨率模式。主控制芯片通过HPI接口实现MPG440寄存器的初始化配置，接收MPEG-4数据流，整个压缩编码模块硬件原理图如图(3)所示。
图(3)压缩编码模块电路
点击此处查看全部新闻图片
解码芯片TVP5150的AIPIA模拟信号输入口与摄像头的信号输出端相连，并向压缩编码芯片MPG440传送视频信号。由于TVP5150分场同步脉冲和行同步脉冲，分别对应的输出端为VSYNC和HSYNC，MPG440根据与之相连的VSYNC和HSYNC信号线来实现图象的场同步和行同步操作，MPG440的视频信号输入数据线DATA_TV[7:0]与TVP5150的输出端YOUT[7:0]相连。MPG440将接收到的数据流传送到压缩编码单元，压缩编码后的视频数据存储到外部SDRAM中，TVP5150所需的14.31818M赫兹时钟频率由外部硬件电路提供，MPG440可通过I/O口对TVP5150的参数进行设置。MPG440通过片内的PDMA控制器和SDRAM控制器来实现对SDRAM的访问，并同时将数据流通过HPI总线发送到S3C2410以便通过网络进行传输。
