Motorola 公司针对窄带无线系统（例如GSM和TDMA/AMPS）应用，优化设计出了结构非常紧凑的双核DSP产品DSP56654。该处理器内部集成了 Motorola的32位RISC控制器M-CORETM、DSP56600内核以及丰富的外设部件。其中M-CORETM内核采用32位的 Load/Store RISC架构，16位的定长指令和4级流水线设计。该处理器具有静态和动态功耗管理功能，能够在-40℃～85℃温度范围内工作。
Cradle 公司是DSP领域的后起之秀，其最近推出的高性能CT3616处理器内部集成了16个DSP核与8个GPP（通用处理器）核，主频375MHz，能够进行 16路MPEG4 SP@L3实时编码，最高DSP性能达到96G MAC运算。可编程I/O是该处理器的另外一大特色，共有144个可编程的I/O引脚，允许用户自定义接口。该处理器集成的DDR DRAM接口可以挂接333MHz的DDR存储器。全芯片的功耗仅仅为4.5W，可以应用于音频/视频编码、多路监控、系统控制等领域。
瑞萨半导体（Renesas） 最新推出的32位RISC处理器SuperHTM系列也采用了多核DSP的结构。其中具有代表性的产品有SH7720。该处理器集成了一个32位 SuperHTM架构的RISC CPU核、一个DSP内核、32KB的Cache存储器、16KB的X/Y存储器，此外还包含中断控制器、高速DMA控制器、USB主机接口、LCD控制 器、A/D和D/A转换器、SIM卡接口等丰富的外设部件。
DSP核+协处理器
这类DSP一般针对某一类应用集成专用的协处理器，从而对DSP实现算法加速。TI的研究表明，对于像MPEG4编解码这样的任务，使用协处理器可以降低50%的DSP负荷，从而平衡系统功耗。
TI 公司的高性能数字信号处理器TMS320C6416是这类多核DSP的典型代表。该DSP除了包含一个功能强大的C64x DSP核之外，还集成了一个维特比协处理器（VCP）和一个Turbo解码协处理器。其中维特比协处理器用于语音和低码率数据通道解码，支持500个 8Kb/s码率的语音通道，并且可以对强制长度、码率和帧长度等解码参数进行编程。Turbo协处理器用于高码率数据通道的解码，支持35个 384Kb/s码率的数据通道。
另外一个例子就是Motorola 公司的MSC8126 多核DSP。该DSP集成了4颗StarCoreTM DSP核、一个Turbo协处理器、一个维特比协处理器、UART接口、4个TDM串行接口、32个通用定时器、以太网接口及16通道DMA。该DSP在 最先进的90nm工艺下生产，在400MHz主频下，其4个扩展内核可以达到最高每秒6400MMAC(百万次乘加操作)的性能。除了每个DSP核内包含 228KB的M1存储器之外，片内还集成了476KB的共享M2存储器。支持可变长指令是该DSP的另外一个特点。
多核DSP面临的挑战
低功耗
多核DSP 带来了更高的性能，但它相比传统的单核DSP也带来了更大的功耗。嵌入式应用，例如手机、数码相机等对功耗非常敏感。在2G通信时代习惯了200小时待机 时间的手机用户很难接受待机时间仅仅为一天的3G手机。因此多核DSP面临的第一个挑战就是如何有效的降低平均功耗。
从硬件技术上来看，可以采用动态电源管理技术，设置全速、半速、休眠等工作模式，根据当前的任务强度和功耗监测信息，及时调整电压和频率，关闭暂时不使用的模块，以降低功耗。另外，根据特定的应用需求，设置专门的协处理器，同样可以减少DSP内核的运算强度。
从软件技术上来看，在编译指导下的多核DSP低功耗优化技术非常具有潜力。低功耗编译技术主要包括编译指导的动态电压调节、多线程功耗模型下的低功耗编译调度等。在操作系统的支持下，通过合理的调度，使处理器资源与算法需求相适应，例如在DSP核+MCU的模式下，MCU就不应该处理DSP的有关程序。
